PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-191290

(43)Date of publication of application: 30.07.1993

(51)Int.CI.

H03M 1/74

(21)Application number: 04-153182

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

12.06.1992

(72)Inventor: NAKAMURA YASUYUKI

KUMAMOTO TOSHIO

(30)Priority

Priority number: 03259081

Priority date: 07.10.1991


Priority country: JP

(54) D/A CONVERTER

(57)Abstract:

PURPOSE: To improve the linearity by giving the quantity of potential distribution differently in the direction of a 1st analog line adjacent to a 2nd analog line so as to cancel the effect of the potential distribution.

CONSTITUTION: Each of analog ground lines 101-105 is connected to a unit current source provided respectively to current source cells 1A-1E, current source cells 2A-2E, current source cells 3A-3E, current source cells 4A-4E, and current source cells 5A-5E arranged in a row direction. An analog ground line 301 interconnects the left end terminal of the analog ground lines 102, 104 to a pad 41, and an analog ground line 302 interconnects the right end terminal of the analog ground lines 101, 103, 105 to a pad 42. In this case, the current distribution in the row direction in the arrangement of the current source cells has a relation of quantity opposite to each other. That is, the current distribution between the current source cells caused by a distribution resistance in existence in the analog lines is cancelled.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(n)公開特許公報 (A)

(11)特許出願公開番号

特開平5-191290

(43)公開日 平成5年(1993)7月30日

、 (51) Int. Cl. ⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H03M 1/74

(19)日本国特許庁 (JP)

9065-5J

審査請求 未請求 請求項の数12 (全14頁)

(21)出願番号

特願平4-153182

(22)出願日

平成4年(1992)6月12日

(31)優先権主張番号 特願平3-259081

(32)優先日

平3 (1991) 10月7日

(33)優先権主張国

日本 (JP)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 中村 泰之

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社エル・エス・アイ研究所内

(72)発明者 熊本 敏夫

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社エル・エス・アイ研究所内

(74)代理人 弁理士 高田 守


(54) 【発明の名称】 D/A変換器

(57)【要約】

【目的】 単位電流源をマトリックス状に配列して構成 したD/A変換器において、入力ディジタルコードに対 するアナログ電流出力の直線性を向上させる。

【構成】 マトリックスを構成する各電流源セルの配列 は、各行に沿って、アナロググランド線101~105 によって接続される。アナロググランド線301はアナ ロググランド線102、104の左側を、アナロググラ ンド線302はアナロググランド線101,103,1 05の右側を、それぞれパッド41、42に接続し、接 地する。

【効果】 各行において電流分布の大小関係は反対とな り、電流分布の影響は相殺される。



【特許請求の範囲】

【請求項1】 (a)(a-1)共通端子と第1及び第2端 子を有する切り換えスイッチと、

(a-2) 共通端子に接続された第1端と、第2端とを有する単位電流源と、

をそれぞれが有し、行列状に配列された複数の相補出力 型セルと、

- (b) 前記単位電流源の第2端の所定のものを共通に接続する複数の第1アナログラインと、
- (c) 前記第1アナログラインの所定のものを共通に固 10 型セルと、 定電位に接続する2本の第2アナログラインと、 (b) 前額
- (d) 前記切り換えスイッチの第1端子の全てと、前記切り換えスイッチの第2端子の全てとに、それぞれ接続された第1及び第2出力電流端子と、
- (e) ディジタル信号を受け、前記ディジタル信号に基づいて前記切り換えスイッチの切り換えを制御する制御信号を発生し、前記ディジタル信号の示す値が増加するにつれて、前記相補出力型セルを順次1つづつ稼働させてゆくデコーダと、

を備え、

- (b-1) それぞれの前記第1アナログラインは、それぞれの行において行方向に並ぶ前記相補出力型セルの前記単位電流源の第2端の全てを共通に接続し、
- (b-2) 隣合う前記第1アナログラインは、異なる端において異なる前記第2アナログラインに接続され、
- (c-1) 2本の前記第2アナログラインは、列方向に概平 行で互いに異なる方向に伸びる、D/Aコンパータ。

【請求項2】 (a)(a-1)共通端子と第1及び第2端子を有する切り換えスイッチと、

(a-2) 共通端子に接続された第1端と、第2端とを有す 30 る単位電流源と、

をそれぞれが有し、行列状に配列された複数の相補出力 型セルと、

- (b) 前記単位電流源の第2端の所定のものを共通に接続する複数の第1アナログラインと、
- (c)前記第1アナログラインの所定のものを共通に固定電位に接続する2本の第2アナログラインと、
- (d) 前記切り換えスイッチの第1端子の全てと、前記切り換えスイッチの第2端子の全てとに、それぞれ接続された第1及び第2出力電流端子と、
- (e) ディジタル信号を受け、前記ディジタル信号に基づいて前記切り換えスイッチの切り換えを制御する制御信号を発生し、前記ディジタル信号の示す値が増加するにつれて、前記相補出力型セルを順次1つづつ稼働させてゆくデコーダと、

を備え、

- (b-1) それぞれの前記第1アナログラインは、それぞれの列において列方向に並ぶ前記相補出力型セルの前記単位電流源の第2端の全てを共通に接続し、
- (b-2) 隣合う前記第1アナログラインは、異なる端にお 50 示す値が増加するにつれて前記相補出力型セルを、

いて異なる前記第2アナログラインに接続され、

(c-1) 2本の前記第2アナログラインは、行方向に概平 行で互いに異なる方向に伸びる、

D/Aコンパータ。

【請求項3】 (a)(a-1)共通端子と第1及び第2端子を有する切り換えスイッチと、

(a-2) 共通端子に接続された第1端と、第2端とを有する単位電流源と、

をそれぞれが有し、行列状に配列された複数の相補出力 型セルと、

- (b) 前記単位電流源の第2端の所定のものを共通に接続する複数の第1及び第2アナログラインと、
- (c) 前記第1アナログラインの所定のものを共通に固定電位に接続する2本の第3アナログラインと、前記第2アナログラインの所定のものを共通に固定電位に接続する2本の第4アナログラインと、
- (d) 前記切り換えスイッチの第1端子の全てと、前記切り換えスイッチの第2端子の全てとに、それぞれ接続された第1及び第2出力電流端子と、
- 20 (e) ディジタル信号を受け、前記ディジタル信号に基づいて前記切り換えスイッチの切り換えを制御する制御信号を発生し、前記ディジタル信号の示す値が増加するにつれて、前記相補出力型セルを順次1つづつ稼働させてゆくデコーダと、

を備え、

前記第1アナログラインは、

- (b-1) 奇数番目のそれぞれの行において、奇数番目の列 に属する前記相補出力型セルの前記単位電流源の第2端 を全てを共通に接続し、
- 30 (b-2) 偶数番目のそれぞれの行において、偶数番目の列 に属する前記相補出力型セルの前記単位電流源の第2端 を全てを共通に接続し、

前記第2アナログラインは、

- (b-3) 奇数番目のそれぞれの列において、偶数番目の行に属する前記相補出力型セルの前記単位電流源の第2端を全てを共通に接続し、
- (b-4) 偶数番目のそれぞれの列において、奇数番目の行に属する前記相補出力型セルの前記単位電流源の第2端を全てを共通に接続し、
- 40 (c-1) 隣合う前記第1アナログラインは、異なる端において異なる前記第3アナログラインに接続され、
 - (c-2) 2本の前記第3アナログラインは、列方向に概平 行で互いに異なる方向に伸び、
 - (c-3) 隣合う前記第2アナログラインは、異なる端において異なる前記第4アナログラインに接続され、
 - (c-4) 2本の前記第4アナログラインは、行方向に概平 行で互いに異なる方向に伸びる、

D/Aコンパータ。

【請求項4】 前記デコーダは、前記ディジタル信号の

(e-1) 第1列から最終列へ、

(e-2) それぞれの列において順次第1行から最終行へ、 と駆動する請求項1乃至3のいずれかに記載のD/Aコ ンパータ。

【請求項5】 前記デコーダは、前記ディジタル信号の 示す値が増加するにつれて前記相補出力型セルを、 (e-3) 第1行から最終行へ、

(e-4) それぞれの行において順次第1列から最終列へ、 と駆動する請求項1乃至3のいずれかに記載のD/Aコ ンパータ。

【請求項6】 前記デコーダは、前記ディジタル信号の 示す値が増加するにつれて前記相補出力型セルを、

(e-5) 第1行に続いて最終行へ、次に第2行へ、…と外側の行から内側の行へと交互に、

(e-6) それぞれの行において順次第1列から最終列へ、 と駆動する請求項1乃至3のいずれかに記載のD/Aコ ンバータ。

【請求項7】 前記デコーダは、前記ディジタル信号の示す値が増加するにつれて前記相補出力型セルを、

(e-7) 第1列に続いて最終列へ、次に第2列へ、…と外側の列から内側の列へと交互に、

(e-8) それぞれの列において順次第1行から最終行へ、 と駆動する請求項1乃至3のいずれかに記載のD/Aコ ンパータ。

【請求項8】 前記デコーダは、前記ディジタル信号の示す値が増加するにつれて前記相補出力型セルを、

(e-9) 第1列に続いて最終列へ、次に第2列へ、…と外側の列から内側の列へと交互に、

(e-10) それぞれの列において内側の行から外側の行へと 上下に交互に、

と駆動する請求項1乃至3のいずれかに記載のD/Aコンパータ。

【請求項9】 前記デコーダは、前記ディジタル信号の 示す値が増加するにつれて前記相補出力型セルを、

(e-11)第1行に続いて最終行へ、次に第2行へ、…と外側の行から内側の行へと交互に、

(e-12)それぞれの行において内側の列から外側の列へと ~ 左右に交互に、

と駆動する請求項1乃至3のいずれかに記載のD/Aコンバータ。

【請求項10】 前記デコーダは、前記ディジタル信号の示す値が増加するにつれて前記相補出力型セルを、

(e-13)前記相補出力型セルが形成する行列の中心を、同 じ中心とする複数の輪状の要素に区分し、

(e-14) それぞれの前記輪状の要素において、前記中心を 対称点として対称的に順に、

と駆動する請求項1乃至3のいずれかに記載のD/Aコンパータ。

(請求項11) 前記デコーダは、前記ディジタル信号の示す値が増加するにつれて前記相補出力型セルを、

(e-15)前記相補出力型セルが形成する行列の中心から、 外側へ向かって螺旋状に順次駆動する請求項1乃至3の いずれかに記載のD/Aコンバータ。

【請求項12】 前記デコーダは、前記ディジタル信号の示す値が増加するにつれて前記相補出力型セルを、 (e-16) 前記相補出力型セルが形成する行列の外側から、中心へ向かって螺旋状に順次駆動する請求項1乃至3のいずれかに記載のD/Aコンバータ。

【発明の詳細な説明】

10 [0001]

【産業上の利用分野】本発明はD/A変換器に関し、特に行列状に配列されたセル配列を備える電流セルマトリックス形D/A変換器に関する。

[0002]

【従来の技術】図29は従来の電流セルマトリックス形 D/A変換器の一部を構成する、電流源セルの行列状の配置を示す概略図である。以下、行列状の配置において、行、即ち左右の並びについては、上から下へと順に1,2,3…と番号を付す。また、列、即ち上下の並びについては、左から右へと順にA,B,C,…とアルファベットを付す。図中でこれらは〇で囲んで表示される。また行列の中の一つの要素を指定するときには、これらの行を示す数字と、列を示すアルファベットとを組み合わせて表記する。例えば、左上の隅に位置するセルは"1A"と表記される。あるいはセル中にそのように記載する場合もある。

【0003】5行5列に配置された電流源セル1A,1B,…,5D,5Eはそれぞれが単位電流源20と切り換えスイッチ21とを備えている。図29においては、30 簡単のため、電流源セル1Aにのみ参照符号を記した。【0004】単位電流源20の一方は、行方向に伸びるアナログ電源線(アナロググランド線)101~105によって行方向に接続され、更に列方向に伸びるアナロググランド線300によって接地される。単位電流源20の他方は切り換えスイッチ21及び引き出し線201a~205a,201b~205bのそれぞれを介して、第1及び第2出力端子31,32は、互いに相補的に出力電流を外部に供給する。

40 【0005】 この構成によるD/A変換器は、電流源セル1A,1B,…,5D,5Eが入力ディジタルコードに応じてその内部の切り換えスイッチ21を作動させ、単位電流源20を第1及び第2出力端子31,32のいずれかに接続する。これによって、第1出力端子31には入力ディジタルコードに応じた大きさの電流が流れる、D/A変換が行われることになる。

【0006】図30は図29を簡略化した図であり、アナロググランド線300、101~105及び引き出し線201a~205a,201b~205bの接続関係を明瞭にするため、各セルにおいて単位電流源20と切

り換えスイッチ21の記載を省き、各セルの輪郭を破線で示した。また、通常、アナロググランド線300によって接続されるアナロググランド線101~105は更にパッド40に共通に接続された上で接地されるため、パッド40に接続されていることで接地されていることを示している。

[0007]

【発明が解決しようとする課題】しかしながら、従来の電流セルマトリックス形D/A変換器はその電流源セルの一方を接続するアナロググランド線101~105を一方向に、例えば図29及び図30では右側に、引き出してアナロググランド線300によって共通に接続したのち、同一方向にある1つまたは複数個のパッドに接続する。

【0008】ところで、単位電流源20は一般には全ての電流源セルに共通に与えられるパイアス電圧によって駆動され、その供給する電流の大きさはパイアス電圧に依存する。したがって、アナロググランド線101~105における電位に分布があった場合にはパイアス電圧が実効的に変動し、出力端子31,32から外部に供給20される電流は必ずしも単位電流源20の整数倍とはならない。

【0009】例えばアナロググランド線101で接続されたセル $1A\sim1$ Eの近傍の等価回路は図31に示すようになり、アナロググランド線101にはグランド線抵抗 $14a\sim14$ dで示される分布抵抗が存在している。このグランド線抵抗 $14a\sim14$ dに起因してアナロググランド線101には、セル1Aからセル1Eへ向かって低くなる電位分布が生じる。

【0010】したがって、各セルにおける単位電流源20のバイアス条件は異なり、単位電流源20の出力電流は、そのセルの位置に依存して異なる。図31の最下段に概念的に示されるように、セル1Aからセル1Eへ向かって大きくなる電流分布が生じる。

【0011】逆に、もしアナロググランド線101がその左側で接地された場合には、図32に示されるように、アナロググランド線101には、セル1Aからセル1Eへ向かって高くなる電位分布が生じ、図32の最下段に概念的に示されるように、セル1Aからセル1Eへ向かって小さくなる電流分布が生じる。

【0012】このような事情は列方向に並ぶセル間でも同様である。アナロググランド線300はアナロググランド線 $101\sim105$ をこれらの右側で接続し、かつ自身がその下部でパッド40において接地される。このため、アナロググランド線300において生じている分布抵抗に起因して、列方向においてもセル1Aからセル5Aに向かって増大するような電流分布が生じる。

【0013】図33はこれを概念的に示した図であり、 同図(a)は行方向の、同図(b)は列方向の、それぞれ電流分布を示したものである。但し、実際には各セル 50 において単位電流源 2 0 はディスクリートに設けられるので、その電流分布は図 3 4 に示すようになる。なお枠内に示された数値は、グランド線抵抗 1 4 a ~ 1 4 d が零である場合に単位電流源 2 0 が流す電流値を 5 としたとき、実際に各セルが有する単位電流源 2 0 が流す電流値を示している。

【0014】従来のD/Aコンバータでは、このように 行方向にも列方向にも単位電流源20が流す電流値には 差異が生じていたため、入力ディジタルコードが表す値 に対する実際のアナログ出力は理想的なアナログ出力に 対して直線性が劣化するという問題があった。

【0015】本発明は上記のような問題点を解決するためになされたものであり、D/A変換器の直線性を向上することを目的とする。

[0016]

【課題を解決するための手段】この発明にかかるD/A 変換器の第1の態様は、(a)(a-1)共通端子と第1及 び第2端子を有する切り換えスイッチと、(a-2) 共通端 子に接続された第1端と、第2端とを有する単位電流源 と、をそれぞれが有し、行列状に配列された複数の相補 出力型セルと、(b)単位電流源の第2端の所定のもの を共通に接続する複数の第1アナログラインと、(c) 第1アナログラインの所定のものを共通に固定電位に接 続する2本の第2アナログラインと、(d) 切り換えス イッチの第1端子の全てと、切り換えスイッチの第2端 子の全てとに、それぞれ接続された第1及び第2出力電 流端子と、(e)ディジタル信号を受け、ディジタル信 号に基づいて切り換えスイッチの切り換えを制御する制 御信号を発生し、ディジタル信号の示す値が増加するに つれて、相補出力型セルを順次1つづつ稼働させてゆく デコーダと、を備える。そして、(b-1) それぞれの第1 アナログラインは、それぞれの行において行方向に並ぶ 相補出力型セルの単位電流源の第2端の全てを共通に接 続し、(b-2) 隣合う第1アナログラインは、異なる端に おいて異なる第2アナログラインに接続され、(c-1) 2 本の第2アナログラインは、列方向に概平行で互いに異 なる方向に伸びる。

【0017】この発明にかかるD/A変換器の第2の態様は、(a)(a-1)共通端子と第1及び第2端子を有す る切り換えスイッチと、(a-2)共通端子に接続された第1端と、第2端とを有する単位電流源と、をそれぞれが 有し、行列状に配列された複数の相補出力型セルと、

(b) 単位電流源の第2端の所定のものを共通に接続する複数の第1アナログラインと、(c) 第1アナログラインの所定のものを共通に固定電位に接続する2本の第2アナログラインと、(d) 切り換えスイッチの第1端子の全てと、切り換えスイッチの第2端子の全てとに、それぞれ接続された第1及び第2出力電流端子と、

(e) ディジタル信号を受け、ディジタル信号に基づいて切り換えスイッチの切り換えを制御する制御信号を発

10

生し、ディジタル信号の示す値が増加するにつれて、相補出力型セルを順次1つづつ稼働させてゆくデコーダと、を備える。そして、(b-1) それぞれの第1アナログラインは、それぞれの列において列方向に並ぶ相補出力型セルの単位電流源の第2端の全てを共通に接続し、(b-2) 隣合う第1アナログラインは、異なる端において異なる第2アナログラインに接続され、(c-1) 2本の第2アナログラインは、行方向に概平行で互いに異なる方向に伸びる。

[0018] この発明にかかるD/A変換器の第3の態様は、(a)(a-1)共通端子と第1及び第2端子を有する切り換えスイッチと、(a-2)共通端子に接続された第1端と、第2端とを有する単位電流源と、をそれぞれが有し、行列状に配列された複数の相補出力型セルと、

(b) 単位電流源の第2端の所定のものを共通に接続す る複数の第1及び第2アナログラインと、(c)第1ア ナログラインの所定のものを共通に固定電位に接続する 2本の第3アナログラインと、第2アナログラインの所 定のものを共通に固定電位に接続する2本の第4アナロ グラインと、(d) 切り換えスイッチの第1端子の全て と、切り換えスイッチの第2端子の全てとに、それぞれ 接続された第1及び第2出力電流端子と、(e)ディジ タル信号を受け、ディジタル信号に基づいて切り換えス イッチの切り換えを制御する制御信号を発生し、ディジ タル信号の示す値が増加するにつれて、相補出力型セル を順次1つづつ稼働させてゆくデコーダと、を備える。 そして、第1アナログラインは、(b-1) 奇数番目のそれ ぞれの行において、奇数番目の列に属する相補出力型セ ルの単位電流源の第2端を全てを共通に接続し、(b-2) 偶数番目のそれぞれの行において、偶数番目の列に属す る相補出力型セルの単位電流源の第2端を全てを共通に 接続し、第2アナログラインは、(b-3) 奇数番目のそれ ぞれの列において、偶数番目の行に属する相補出力型セ ルの単位電流源の第2端を全てを共通に接続し、(b-4) 偶数番目のそれぞれの列において、奇数番目の行に属す る相補出力型セルの単位電流源の第2端を全てを共通に 接続する。そして、(c-1) 隣合う第1アナログライン は、異なる端において異なる第3アナログラインに接続 され、(c-2) 2本の第3アナログラインは、列方向に概 平行で互いに異なる方向に伸び、(c-3) 隣合う第2アナ 40 ログラインは、異なる端において異なる第4アナログラ インに接続され、(c-4) 2本の第4アナログラインは、 行方向に概平行で互いに異なる方向に伸びる。

【0019】この発明にかかるD/A変換器におけるデコーダは、ディジタル信号の示す値が増加するにつれて相補出力型セルを、(e-1) 第1列から最終列へ、(e-2) それぞれの列において順次第1行から最終行へ、と駆動する。

[0020] あるいは(e-3) 第1行から最終行へ、(e-4) それぞれの行において順次第1列から最終列へ、と

駆動する。

【0021】あるいは(e-5) 第1行に続いて最終行へ、次に第2行へ、…と外側の行から内側の行へと交互に、(e-6) それぞれの行において順次第1列から最終列へ、と駆動する。

 $[0\ 0\ 2\ 2]$ あるいは(e-7) 第1列に続いて最終列へ、次に第2列へ、…と外側の列から内側の列へと交互に、(e-8) それぞれの列において順次第1行から最終行へ、と駆動する。

 $\{0023\}$ あるいは(e-9) 第1列に続いて最終列へ、次に第2列へ、…と外側の列から内側の列へと交互に、(e-10) それぞれの列において内側の行から外側の行へと上下に交互に、と駆動する。

【0024】あるいは(e-11)第1行に続いて最終行へ、次に第2行へ、…と外側の行から内側の行へと交互に、(e-12)それぞれの行において内側の列から外側の列へと左右に交互に、と駆動する。

[0025] あるいは(e-13)相補出力型セルが形成する 行列の中心を、同じ中心とする複数の輪状の要素に区分 し、(e-14)それぞれの輪状の要素において、中心を対称 点として対称的に順に、と駆動する。

【0026】あるいは(e-15)相補出力型セルが形成する 行列の中心から、外側へ向かって螺旋状に順次駆動する。

[0027] あるいは(e-16)相補出力型セルが形成する 行列の外側から、中心へ向かって螺旋状に順次駆動する。

[0028]

【作用】この発明の第1及び第2の態様において第2アナログラインは、隣接する第1アナログラインにおいて電位分布の大小関係を互いに異なる方向に与えるので、その電位分布の効果は相殺される。

【0029】また、この発明の第3の態様において、第3アナログラインは隣接する第1アナログラインにおいて電位分布の大小関係を互いに異なる方向に与え、第4アナログラインは隣接する第2アナログラインにおいて電位分布の大小関係を互いに異なる方向に与えるので、これらの電位分布の効果は相殺される。

[0030]

50

【実施例】第1実施例.図1は本発明の第1実施例に係る電流セルマトリックス形D/A変換器の一部を構成する、電流源セルの行列状の配置を示す概略図である。

【0031】5行5列に配置された電流源セル1A、1B、…、5 E はそれぞれが単位電流源20と切り換えスイッチ21とを備えているが、アナロググランド線10 $1\sim105$,301、302及び引き出し線201a~205a、201b~205bの接続関係を明瞭にするため、各セルにおいて単位電流源20と切り換えスイッチ21の記載を省き、各セルの輪郭を破線で示した。

【0032】アナロググランド線101~105はそれ

10

30

ぞれが、行方向に配列された電流源セル1A~1E、電流源セル2A~2E、電流源セル3A~3E、電流源セル4A~4E、電流源セル5A~5Eの備える単位電流源20の一方を接続している。

【0033】図2に単位電流源20及び切り換えスイッチ21の構成例をセル1Aに則して示す。トランジスタQ1のドレインにはトランジスタQ2、Q3のソースが共通して接続され、トランジスタQ1のソースはアナロググランド線101に接続される。トランジスタQ2、Q3のゲートにはそれぞれ互いに相補的な制御信号の、の*(*は論理反転信号を示す。以下同じ。)が入力され、トランジスタQ2、Q3のドレインには、それぞれ引き出し線201a、201bが接続される。トランジスタQ3は切り替えスイッチ21を構成し、トランジスタQ1は単位電流源20を構成している。

【0034】トランジスタQ1のゲートには全てのセルに共通して印加されるパイアス電圧V、が印加され、電位差V、によってトランジスタQ1が流す電流の値が左右される。したがってアナロググランド線101の電位 20 が異なれば、出力される電流の値も異なり、電流分布が生じることになる。

【0035】図3に本発明の第1実施例に係る電流セルマトリックス形D/A変換器の全体構成を示す。電流源セルの行列状の配置は、簡単の為に4×4の行列として示しているが、図1の様に5×5の行列でも同様に構成される。

【0036】行デコーダ80及び列デコーダ90に入力されたディジタル入力は、入力ディジタルコードの内容であって、それぞれ行制御信号81、列制御信号91に変換され、これらは更に制御信号 ϕ , ϕ *に変換されて切り換えスイッチ21を、即ちトランジスタQ1, Q2の動作を制御する。

【0037】図1に戻り、アナロググランド線301は、アナロググランド線102, 104の左端をパッド41に接続している。また、アナロググランド線302は、アナロググランド線101, 103, 105の右端をパッド42に接続している。

【0038】このように接続された電流源セルの配置では、行方向の電流分布は概念的には図4(a)のように、互いに逆向きの大小関係を有することになる。これは、1行目の電流源セル1A~1E、3行目の電流源セル3A~3E、5行目の電流源セル5A~5Eに関しては図31と、2行目の電流源セル2A~2E、4行目の電流源セル4A~4Eに関しては図32と、それぞれ同様の電流分布を有するためである。

【0039】一方、アナロググランド線301のうち、 アナロググランド線102とパッド41を接続するアナ ロググランド線301aの方が、アナロググランド線1 02とアナロググランド線104とを接続するアナログ 50 グランド線301bよりもパッド41に近い。更に、アナロググランド線302のうち、アナロググランド線103とアナロググランド線105とを接続するアナロググランド線302bの方が、アナロググランド線101とアナロググランド線103とを接続するアナロググランド線302aよりもパッド42に近い。

10

【0040】 したがって、アナロググランド線301 a,301b,302a,302bにおいて生じるグランド線抵抗のため、列方向の電流分布は概念的には図4 (b) のように示される。

[0041] 図5(a), (b) はそれぞれ、各セルの有する単位電流源20の流す電流の値が、行方向及び列方向においてどのように異なるかを示したものであり、図4(a), (b) に対応している。図5(a),

(b) のいずれも、枠内に示された数値は、グランド線抵抗が零である場合に単位電流源20が流す電流値を5としたとき、実際に各セルが有する単位電流源20が流す電流値を示している。

[0042] したがって、各セルが選択された場合にその有する単位電流源20が流す電流は、図5(a),

(b) に示された値を各セルにおいて加算した値で与えられる。これを図6に示す。図6においては、グランド線抵抗が零である場合に単位電流源20が流す電流値は10として与えられる。

【0043】この構成によるD/A変換器では、そのアナロググランド線101,103,105とアナロググランド線102,104とは互いに相反する行方向に電流分布を形成する。しかも、アナロググランド線301とアナロググランド線302とは互いに相反する列方向に電流分布を形成する。このため、各単位電流源および各電流源配列間に存在している出力電流分布を相殺することができ、アナログ出力の直線性を改善することができる。

【0044】これを具体的に説明する。図1に示されるように構成された電流源セルの配列において、入力ディジタルコードの示す値が増大するにつれてどのような順序でセルを選択して出力端子31(又は32)に接続するかを、図7に示す。図7において各セルを示す矩形の中に記された数字は、入力ディジタルコードの示す値が40 増大するにつれて選択されるセルの順序を示している。例えば入力ディジタルコードの示す値が3であれば、電流源セル1A、2A、3Aの3つが選択されることが示されている。

【0045】即ち、入力ディジタルコードの示す値が増大するにつれてセル1A, 2A, …, 5A, 1B, 2B, …, 5B, …, 1E, 2E, …, 5Eの順序にセルが選択されてゆく。したがって、出力端子31(又は32)に流れる電流は、図6からわかるように2.7,10.…,6,3.7,9,…,7,…,6.7,6,

…, 10と増大してゆく。

10

【0046】これをグラフにしたのが図8である。それ ぞれの矩形のブロックの髙さは、各セルが流す電流値に 相当する。入力ディジタルコードが増大するにつれてア ナログ出力も増大し、実線で示された実出力16は破線 で示された理想的な出力15、即ち入力ディジタルコー ドに比例した値とほぼ同じカーブを呈していることがわ かる。

【0047】これを従来の場合と比較する。従来の電流 源セルの配置では、各セルが選択された場合にその有す る単位電流源20が流す電流は、図34を基にして図9 のように与えられる。そして、図7にしたがってセル1 A, 2A, ..., 5A, 1B, 2B, ..., 5B, ..., 1 E, 2E, …, 5Eの順序にセルが選択されてゆくと、 出力端子31(又は32)に流れる電流は、2,3, …. 6, 3, 4, …, 7, …, 6, 7, …, 10と増大 してゆく。

【0048】これをグラフにすると図10のようにな る。入力ディジタルコードが増大するにつれアナログ出 力も増大するが、実出力16と理想的な出力15とはか なり不一致が生じていることが分かる。換言すれば、第 20 1 実施例のほうが、従来の場合と比較してD/A変換の 直線性に優れていることが分かる。

.【0049】各セルの選択順序は図7に示したパターン のみならず、種々のパターンが考えられる。それらの例 を図11乃至図18に示す。これらの選択順序にしたが って各セルを選択し、その有する電流源を駆動させた場 合の入力ディジタルコードとアナログ出力との関係は、 以下に述べる他の実施例において説明することにする。

【0050】第2実施例、図19は本発明の第2実施例 に係る電流セルマトリックス形D/A変換器の一部を構 30 成する、電流源セルの行列状の配置を示す概略図であ る。

【0051】図1と同様に、アナロググランド線111 ~115, 311, 312及び引き出し線201a~2 05a, 201b~205bの接続関係を明瞭にするた め、5行5列に配置された電流源セル1A, 1B, …, 5D, 5Eのそれぞれが備える単位電流源20と切り換 えスイッチ21の記載を省き、各セルの輪郭を破線で示 した。

【0052】アナロググランド線111~115はそれ ぞれが、列方向に配列された電流源セル1A~5A、電 流源セル1B~5B、電流源セル1C~5C、電流源セ ル1D~5D、電流源セル1E~5Eの備える単位電流 源20の一方を接続している。

【0053】アナロググランド線311は、アナロググ ランド線111, 113, 115の上端をパッド43に 接続している。また、アナロググランド線312は、ア ナロググランド線112、114の下端をパッド44に 接続している。

は、列方向の電流分布は概念的には図20(b)のよう に、互いに逆向きの大小関係を有することになる。

12

【0055】一方、アナロググランド線312のうち、 アナロググランド線112とパッド44を接続するアナ ロググランド線312aの方が、アナロググランド線1 12とアナロググランド線114とを接続するアナログ グランド線312bよりもパッド44に近い。更に、ア ナロググランド線311のうち、アナロググランド線1 13とアナロググランド線115とを接続するアナログ グランド線311bの方が、アナロググランド線111 とアナロググランド線113とを接続するアナロググラ ンド線311aよりもパッド43に近い。

【0056】したがって、アナロググランド線311 a, 311b, 312a, 312bにおいて生じるグラ ンド線抵抗のため、行方向の電流分布は概念的には図2 O (a) のように示される。

【0057】図21(a), (b) はそれぞれ、各セル の有する単位電流源20の流す電流の値が、行方向及び 列方向においてどのように異なるかを示したものであ り、図20 (a), (b) に対応している。図21

(a), (b) のいずれも、枠内に示された数値は、グ ランド線抵抗が零である場合に単位電流源20が流す電 流値を5としたとき、実際に各セルが有する単位電流源 20が流す電流値を示している。

【0058】第2実施例はその構成が、第1実施例にお いて行と列とを入れ換えた構成となっているので、電流 分布もそのようになっている。つまり、図4(a),

(b) はそれぞれ図20(b), (a) に対応し、図5 (a), (b) はそれぞれ図21 (b), (a) に対応 している。

【0059】図22に、各セルが選択された場合にその 有する単位電流源20が流す電流を示す。これらは図2 1 (a), (b) に示された値を各セルにおいて加算し た値で与えられる。図22においては、グランド線抵抗 が零である場合に単位電流源20が流す電流値は10と して与えられる。

【0060】図19に示されるように構成された電流源 セルの配列において、入力ディジタルコードの示す値が 増大するにつれて図12のような順序でセルを選択して 出力端子31(又は32)に接続する場合を考える。

【0061】即ち、入力ディジタルコードの示す値が増 大するにつれてセル1A, 1B, …, 1E, 2A, 2 B. …, 2E, …, 5A, 5B, …, 5Eの順序にセル が選択されてゆく。したがって、出力端子31(又は3 2) に流れる電流は図22からわかるように、6.7, 6, ..., 10, 5. 7, 7, ..., 9, ..., 2. 7, 1 0,6と増大してゆく。

【0062】これをグラフにしたのが図23である。図 8と同様に、それぞれの矩形のブロックの高さは各セル [0054] このように接続された電流源セルの配置で 50 が流す電流値に相当する。入力ディジタルコードが増大 するにつれアナログ出力も増大し、実出力16は理想的 な出力15、即ち入力ディジタルコードに比例した値と ほぼ同じカープを呈している。

【0063】従来の電流源セルの配置において図12のような順序でセルを選択した場合には、出力端子31 (又は32)に流れる電流は、2,3,…,6,3, 4,…,7,…,6,7,…,10と増大してゆき、図8と同じグラフでそのアナログ出力が示される。

【0064】したがって、第2実施例においても従来の場合と比較してD/A変換の直線性が改善されているこ 10とが分かる。

[0065] 第3実施例、図24は本発明の第3実施例に係る電流セルマトリックス形D/A変換器の一部を構成する、電流源セルの行列状の配置を示す概略図である。

【0066】図1と同様に、アナロググランド線121~125,131~135,321~324及び引き出し線201a~205a,201b~205bの接続関係を明瞭にするため、5行5列に配置された電流源セル1A,1B,…,5D,5Eのそれぞれが備える単位電流源20と切り換えスイッチ21の記載を省き、各セルの輪郭を破線で示した。

【0067】アナロググランド線121~125はそれぞれが、電流源セル2A,4Aを、電流源セル1B,3B,5Bを、電流源セル2C,4Cを、電流源セル1D,3D,5Dを、電流源セル2E,4Eを、これらが備える単位電流源20の一方において接続している。

【0068】アナロググランド線131~135はそれぞれが、電流源セル1A,1C,1Eを、電流源セル2B,2Dを、電流源セル3A,3C,3Eを、電流源セル4B,4Dを、電流源セル5A,5C,5Eを、これらが備える単位電流源20の一方において接続している。

【0069】アナロググランド線321は、アナロググランド線121, 123, 125の下端をパッド46に接続している。また、アナロググランド線322は、アナロググランド線122, 124の上端をパッド45に接続している。

【0070】アナロググランド線324は、アナロググランド線131,133,135の右端をパッド47に接続している。また、アナロググランド線323は、アナロググランド線132,134の左端をパッド44に接続している。

【0071】このように接続された電流源セルの配置では、その電位分布は第1及び第2実施例で示された電位分布が合成されたようになる。

【0072】まず、アナロググランド線322のうち、 アナロググランド線124とパッド45を接続するアナ ロググランド線322bの方が、アナロググランド線1 22とアナロググランド線124とを接続するアナログ 50 グランド線322aよりもパッド45に近い。更に、アナロググランド線321のうち、アナロググランド線121とアナロググランド線123とを接続するアナロググランド線321aの方が、アナロググランド線123とアナロググランド線125とを接続するアナロググランド線321bよりもパッド46に近い。

14

【0073】次に、アナロググランド線323のうち、アナロググランド線132とパッド44を接続するアナロググランド線323aの方が、アナロググランド線134とを接続するアナロググランド線323bよりもパッド44に近い。更に、アナロググランド線324bの方が、アナロググランド線131とアナロググランド線133とを接続するアナロググランド線133とを接続するアナロググランド線133とアナロググランド線133とを接続するアナロググランド線324aよりもバッド47に近い。

【0074】従って、アナロググランド線 $121\sim12$ 5, $131\sim135$, $321\sim324$ において生じるグランド線抵抗のため、行方向の電流分布及び列方向の電流分布はそれぞれ図25(a), (b)のように示される。

【0075】図26に、各セルが選択された場合にその有する単位電流源20が流す電流を示す。これらは図25(a),(b)に示された値を各セルにおいて加算した値で与えられる。図26においてグランド線抵抗が零である場合に単位電流源20が流す電流値は10として与えられる。

[0076] 図24に示されるように構成された電流源 セルの配列において、入力ディジタルコードの示す値が 増大するにつれて図13のような順序でセルを選択して 出力端子31(又は32)に接続する場合を考える。

【0077】即ち、入力ディジタルコードの示す値が増大するにつれてセル1A、2A、…,5A、1E、2E、…,5E、1B、2B、…,5B、1D、2D、…,5D、1C、2C、…,2Eの順序にセルが選択されてゆく。従って、出力端子31(又は32)に流れる電流は図26からわかるように、3、4、7、5、…,6、7、6、7、4、2、…,10、7、5、10、…,4、4、10、7、5、…,6、7、5、10、…,4、4、10、7、5、…,6、7、5、1、5、9、…,8、4と増大してゆく。

[0078] これをグラフにしたのが図27である。図8と同様に、それぞれの矩形のブロックの高さは各セルが流す電流値に相当する。入力ディジタルコードが増大するにつれアナログ出力も増大し、実出力16は理想的な出力15、即ち入力ディジタルコードに比例した値とほぼ同じカーブを呈している。

【0079】従来の電流源セルの配置でも、図13のような順序でセルを選択した場合には、出力端子31(又は32)に流れる電流は図9からわかるように、2,

3, ..., 6, 6, 7, ..., 10, 3, 4, ..., 7, 5,

6, …, 9, 4, 5, …, 8と増大してゆき、そのアナログ出力は図28に示すようになる。

[0080] したがって、第3実施例においても従来の場合と比較してD/A変換の直線性が改善されていることが分かる。

[0081] なお、図11乃至図18に示した選択順序は上記全ての実施例において本発明の効果を奏するものであり、必ずしも実施例1,2,3は、それぞれ図7、図12、図13の選択順序を採用しなければならないものではない。

【0082】また、以上の実施例では電流源セルを5行5列の行列状に配列した場合について説明したが、これに限定せずN行N列の行列状に配列した場合も同様に実施でき、その効果を奏することはもちろんである。

[0083]

【発明の効果】以上に説明したようにこの発明によれば、アナログラインに存在する分布抵抗に起因する、電流源セル間の電流分布を相殺することができるので、D/A変換器の直線性を改善することができる。

【図面の簡単な説明】

- 【図1】この発明の第1実施例を示す構成図である。
- 【図2】各セルの内部構成を示す回路図である。
- 【図3】第1実施例の全体構成を示す概略図である。
- 【図4】第1実施例における各セルの電流分布を示す説 BBIのである
- 【図5】第1実施例における各セルの電流分布を示す説明図である。
- 【図6】第1実施例における各セルの電流分布を示す説明図である。
- 【図7】各セルの選択順序の一例を示す説明図である。
- 【図8】第1実施例の動作を説明するグラフである。
- 【図9】従来の技術における各セルの電流分布を示す説 明図である。
- 【図10】従来の技術の動作を説明するグラフである。
- 【図11】各セルの選択順序の一例を示す説明図であ
- 【図12】各セルの選択順序の一例を示す説明図である。
- 【図13】各セルの選択順序の一例を示す説明図である。
- 【図14】各セルの選択順序の一例を示す説明図である。


【図15】各セルの選択順序の一例を示す説明図である。

16

- 【図16】各セルの選択順序の一例を示す説明図である。
- 【図17】各セルの選択順序の一例を示す説明図である。
- 【図18】各セルの選択順序の一例を示す説明図である。
- 【図19】この発明の第1実施例を示す構成図である。
- 10 【図20】第2実施例における各セルの電流分布を示す 説明図である。
 - 【図21】第2実施例における各セルの電流分布を示す 説明図である。
 - 【図22】第2実施例における各セルの電流分布を示す 説明図である。
 - 【図23】第2実施例の動作を説明するグラフである。
 - 【図24】この発明の第3実施例を示す構成図である。
 - 【図25】第2実施例における各セルの電流分布を示す 説明図である。
- 20 【図26】第2実施例における各セルの電流分布を示す 説明図である。
 - 【図27】第3実施例の動作を説明するグラフである。
 - 【図28】従来の技術の動作を説明するグラフである。
 - 【図29】従来の技術を示す構成図である。
 - 【図30】従来の技術を示す構成図である。
 - 【図31】従来の技術を示す等価回路である。
 - 【図32】従来の技術を示す等価回路である。
 - 【図33】従来の技術における各セルの電流分布を示す 説明図である。
- 30 【図34】従来の技術における各セルの電流分布を示す 説明図である。

【符号の説明】

- 1 0 1 ~ 1 0 5, 1 1 1 ~ 1 1 5, 1 2 1 ~ 1 2 5, 1 3 1 ~ 1 3 5, 3 0 1 ~ 3 0 2, 3 1 1 ~ 3 1 2, 3 2 1 ~ 3 2 4 アナロググランド線
- 201a~205a, 201b~205b 引き出し線
- 20 単位電流源
- 2.1 切り換えスイッチ
- 3 1, 3 2 出力端子
- 40 41~48 パッド
 - 80 行デコーダ
 - 90 列デコーダ



[図8]

[図11]


	<u> </u>	₿	0	0	€
①	1	2	3	4	6
2	В	7	8	8	10
9	11	12	13	14	15
@	18	17	18	19	20
(5)	21	22	29	24	25

[図12]

	⊗	₿	0	0	Ð
0	-	2	3	4	5
2	11	12	13	14	15
9	21	22	23	24	25
4	16	17	18	19	20
(5)	6	7	В	8	10

[図10]

入力ディジタルコード



[図13]


	<u>&</u>	₿	0	0	Ð
①	1	11	21	16	6
2	2	12	22	17	7
(3)	3	13	23	18	8
④	4	и	24	19	9
5	5	15	25	20	10

[図14]


	<u>&</u>	(8)	0	0	Ð
0	4	14	24	18	9
2	2	12	22	17	7
9	1	11	21	18	8
(4)	э	13	23	18	8
(3)	5	15	25	20	10

[図17]

	(A)	₿	0	0	Ð
①	21	22	23	24	25
2	20	7	8	9	10
9	10	8	ı	2	11
④	19	5	4	3	12
ூ	17	16	15	14	13








[図29] 【図24】 101 50lp 坦 <u>1D</u> <u>1E</u> 2B 3C ЭD 3E ④ 4D) 205b [図32] 321b 321a 201ь アナロググランド線 101の電位分布

出力電流分布



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.